Scope
子类入口
3 个常见子类
家族导航
DSP / signal and media accelerator
DSP / signal and media accelerator 家族页，围绕定位、典型负载、关键架构变量、软件栈和代表产品建立入口。
快速导览
用最少的信息先抓住这个家族最重要的边界、代表产品和相关内容入口。
定义与边界
DSP / signal and media accelerator 面向连续信号、媒体处理和通信算法，强调低延迟、固定算子效率与实时性。
- 它通常服务于音频、视频、视觉和通信链路，不是大规模通用并行处理平台。
- 很多 DSP 会作为 SoC 内部子单元存在，而不是独立采购的主处理器。
主要子分类
先看 DSP / signal and media accelerator 内部常见子类，再进入具体芯片、软件栈与选型问题。
- vision DSP
- audio DSP
- communication DSP
典型工作负载
先按 workload 看这类器件为什么存在，再去判断具体厂商和具体芯片。
- 音频处理、图像增强、视频编解码前后处理、雷达与通信基带任务。
- 需要实时确定性、低功耗和稳定延迟的边缘设备。
关键架构变量
这些变量通常比单个峰值参数更能解释同一家族内部的代际差异。
- 向量 / SIMD 结构、定点支持、片上 SRAM 与流式数据通路决定典型优势。
- 与 ISP、NPU、CPU 的协同接口决定它在整机中的实际角色。
软件栈观察点
xPU 的真实可用性经常取决于软件链路，而不只是硬件参数表。
- 要关注 SDK、工具链、媒体框架对接和调试可观测性。
- 如果 DSP 只能通过封闭工具使用，工程落地速度会明显受限。
代表厂商与芯片
DSP / signal and media accelerator 页面会同步给出代表厂商、代表产品和相关内容，帮助用户从概念直接跳到具体对象。
- 代表厂商：Qualcomm / Cadence / Texas Instruments / MediaTek
- 代表产品：Qualcomm Hexagon
- 延伸阅读：2 条
代表厂商
Qualcomm
SoC、DSP、端侧 NPU 三线协同明显，是端侧异构计算的重要观察对象。
Cadence
以 IP 和 DSP/AI 处理器设计能力为主，更多影响 SoC 内部能力而不是独立零售芯片。
Texas Instruments
在 DSP、嵌入式处理和工业控制方向长期稳定，是边缘与实时系统的重要样本。
MediaTek
在移动与边缘 SoC 上覆盖广，AI 加速与媒体处理能力也持续演进。
代表芯片
Qualcomm Hexagon
端侧 SoC 中极具代表性的 DSP 路线，适合观察音频、视觉和 AI 前后处理的异构协同。
芯片档案覆盖维度
该家族下的芯片档案会沿 16 个重点维度展开，兼顾常青信息与动态更新。
- 定位与概览
- 产品线与代际关系
- 微架构与设计思路
- 制程、封装与物理实现
- 计算单元与并行结构
- 内存层级与带宽
- 互连、I/O 与扩展能力
- ISA / 编程模型 / 可编程性
- 软件栈、驱动、编译器与框架
- 性能特征与主要指标
- 功耗、热设计与部署约束
- 适用工作负载与典型应用
- 基准、方法与结果解读
- 横向对比与替代关系
- 生态、社区与商业化情况
- 最新动态与版本跟进